La scorsa settimana abbiamo avuto modo di osservare quale sia l'approccio di Intel allo scenario High Performance Computing, soffermandoci in modo particolare sulla recente introduzione della soluzione Many Integrated Core (MIC) conosciuta con il nome di Knights Ferry e presentata in occasione della Supercomputing Conference di New Orleans.
Su questo tema il sito web HPC Wire ha avuto modo di intervistare Rajeeb Hazra, responsabile del gruppo High Performance Computing per Intel, e di sottolineare interessanti spunti di approfondimento dai quali emerge, come già avevamo avuto modo di scrivere nella notizia precedente, che sarà l'ottimizzazione software il terreno di scontro tra Intel ed i grandi dell'accelerazione GPGPU.
Il confronto con le soluzioni GPGPU è inevitabile: se da un lato le soluzioni MIC sono architetturalmente molto diverse da una GPGPU, dall'altro conservano una serie di importanti affinità in termini di parallelismo e semplicità dei nuclei di elaborazione fondamentali che consentono di arrivare ad un elevato rapporto performance/watt.
L'approccio di Intel è pertanto quello di arrivare ad un livello di performance per watt confrontabile a quello di una soluzione GPGPU ma all'interno dell'ambiente x86. In questa maniera le applicazioni potranno passare da codice single-threaded a codice altamente parallelo senza alcuna variazione del modello sottostante. Sarà impegno di Intel mettere a disposizione compilatori e runtime, oltre a fornire un set di strumenti di sviluppo comuni sia per le soluzioni multicore Xeon sia per le soluzioni MIC. L'obiettivo ultimo è quello di poter ricompliare qualsiasi sorgente x86 in modo tale che possa essere eseguibile su soluzioni MIC.
La visione di Intel si basa sulla considerazione che, seppur anch'essa eterogenea, una piattaforma Xeon-MIC e molto più coerente dal punto di vista del set di istruzioni rispetto ad una piattaforma Xeon-GPGPU dal momento che su entrambi i fronti (CPU e acceleratore HPC) vi è la possibilità di sfruttare le istruzioni x86.
Guardando al futuro, Intel sta portando avanti lo sviluppo della soluzione MIC conosciuta con il nome in codice di Knights Corner, che sarà caratterizzata dalla presenza di 50 core di elaborazione e prodotta con processo a 22 nanometri. Dal momento che presso le fabbriche a 22 nanometri avranno la precedenza i processori destinati al mercato mainstream, è ragionevole supporre che la prima concretizzazione di Knights Corner apparirà sul mercato non prima del 2012.
Intel continuerà a seguire lo sviluppo delle soluzioni Xeon multicore, destinando tali processori a quegli ambiti dove l'accelerazione many-core non è necessaria: impieghi enterprise e soluzioni HPC «di massa». Lo sviluppo delle soluzioni Xeon continuerà ad essere portata avanti con il consueto modello tick-tock a cadenza annuale (ovvero la riduzione del processo produttivo negli anni dispari seguita dall'aggiornamento architetturale negli anni pari) che viene impiegata anche per i processori x86 destinati al mercato mainstream.
Al contrario, il percorso di sviluppo delle soluzioni MIC non seguirà, a quanto pare, la cadenza tick-tock: Intel dovrebbe mettere in atto un ciclo di aggiornamento più lungo, di 18 o addirittura 24 mesi, dove ad ogni aggiornamento di processore vi saranno comunque variazioni architetturali di una certa importanza. Il ciclo di aggiornamento 18-24 va a sincronizzarsi strettamente con il passo tenuto da NVIDIA e AMD per lo sviluppo delle proprie soluzioni GPGPU.
Non è un caso che Intel tenga nel mirino le soluzioni GPGPU dei due colossi della grafica: nel corso del mese di Ottobre il supercomputer Tianhe-1A ha conquistato la prima posizione della lista Top500, la classifica dei 500 più veloci supercomputer del pianeta. Tianhe-1A è un supersistema ibrido CPU-GPU e, come questo, altri 28 supersistemi ibridi sono presenti nei primi 100 supercomputer del mondo. Per il colosso di Santa Clara risulta quindi particolarmente strategico poter realizzare un acceleratore HPC in grado di competere con le proposte GPGPU di AMD e NVIDIA se non vuole essere relegata, in questi ambiti, al ruolo di comprimario nei supersistemi del futuro.
Caricamento immagini
Aggiungi immagine